![](https://lar-blog.oss-cn-nanjing.aliyuncs.com/gallery/gallery/%E9%A3%8E%E5%85%89/5D4F56FB9E1CB22675B95332AE79BE23.png)
计算机组成原理-学习笔记7-存储器
计算机组成原理-学习笔记7-存储器
Lecture 7 存储器
1.存储器概念
存储器由一定数量单元构成
每个单元可被唯一标识
每个单元都能储存一个数值
- 地址:单元的唯一标识符
- 地址空间:单元总数(标识符总数)
- 寻址能力:储存在每个单元中的信息的位数
- 大多数存储器是字节(8)寻址的,而执行科学计算的计算机通常是64位寻址的
2.层次结构
原因:达到容量和速度间的平衡。成本的约束
image-20221020162140913
3.半导体存储器
目前的主流做法。半导体芯片
- 半稳态:类似弹簧
位元:
基本元件。存储1位数据
特性
• 呈现两种稳态(或半稳态):分别表示二进制的0和1
• 它们能够至少被写入(write)数据一次:用来设置状态
• 它们能够被读取(read)来获得状态信息
image-20221020162749697
image-20221020162924146
RAM的写、擦除效率相对EPROM最高
3.1 RAM Random-Access Memory
- Random 随机访问:对存储器中任意数据访问花费时间 与数据所在位置无关
- 特性:
- 可以简单快速读写
- 易失的(Volatile)
- 类型:SRAM / DRAM 静态 / 动态
SRAM
image-20221020164747124
- RS触发器:即锁存器。储存一个1/0。
- T1 T2为1时联通,T3 T4为0时连通
读:CS=0 RW = 1
写:CS=1 RW = 0
WL始终为1,BL由CS、RW决定
一个SRAM位元,共需要6个晶体管,成本较高。
DRAM
image-20221020165342433
放大器补充电荷
SRAM和DRAM对比
image-20221020165629786
根据优缺点应用:SRAM常用于Cache, DRAM常用于内存条
3.2 ROM与PROM 只读存储器
Read Only。
ROM
- 特性:
- 非易失的,断电后信息仍保存
- 可读,不可写入数据
- 无出错处理机会
- 用户无法写入数据:唯一的数据写入机会在出厂时完成
PROM
非易失的
只能被写入一次
- 写过程是用电信号执行
- 需要特殊设备来完成写或“编程”过程
3.3 EPROM光可擦除 EEPROM电可擦除 快闪储存器
• Read-Mostly Memory
• 特性
• 非易失的
• 写操作与读操作相比,较为困难
• 应用
• 读操作比写操作频繁得多的场景
• 类型
• EPROM
• EEPROM
• Flash memory
image-20221103111650302
4.从存储位元到主存储器
位元->寻址单元->储存阵列->芯片 ➔ 模块组织 ➔ 主存
4.1如何寻址
寻址单元(Addressable unit):由若干相同地址的位元组成
- 位元 比特指二进制中的一位
寻址模式
• 字节(Byte):常用
• 字(Word)
存储阵列(Memory Array):由大量寻址单元组成
image-20221103112534056
4.2 如何刷新
约束:刷新会占用片选线、地址线、地址译码器
• 集中式刷新(Centralized refresh)
• 停止读写操作,并逐行刷新
• 刷新时无法操作内存(死区)
• 分散式刷新(Decentralized refresh)
• 在每个存储周期中,当读写操作完成时进行刷新
• 一次读写刷新一行,逐行刷新
• 会增加每个存储周期的时间
• 异步刷新(Asynchronous refresh)
• 每一行各自以固定间隔(小于最大刷新周期,毫秒级)刷新
• 将DRAM的刷新安排在CPU对指令的译码阶段,可有效避免死区
• 效率高:常用
4.3 DRAM架构
问题:传统DRAM是异步的
• 传统的DRAM芯片受到其内部架构和与处理器内存总线接口的限制
• 处理器向内存提供地址和控制信号,表示内存中特定单元的一组数据应该被读出或写入DRAM
• DRAM执行各种内部功能,如激活行和列地址线的高电容,读取数据,以及通过输出缓冲将数据输出,处理器只能等待这段延迟,即存取时间
• 延时后,DRAM才写入或读取数据
• 解决:高级DRAM架构是同步的
• 同步DRAM(Synchronous DRAM, SDRAM)
• 双速率SDRAM(Double-Data-Rate SDRAM,DDR SDRAM / DDR)
DDR SDRAM
Double Data Rate:每个时钟周期发送两次数据,一次在时钟脉冲的上升沿,一次在下降沿。
优化:1、增加操作频率。2、增加预取缓冲区
主要提升的是带宽。
4.4 模块组织
储存阵列->芯片 ➔ 模块组织 ➔ 主存
- 位扩展(每字的位):地址线不变,数据线增加
- 使用 8 块 4K*1 bit 的芯片组成 4K*8 bit的存储器
- 需增加7根数据线
- 字扩展(含多少字):地址线增加,数据线不变
- 使用 4 个 16K *8 bit 的芯片组成 64K*8 bit 的存储器
- 需增加2根地址线 (log2[(64/16)])
- 地址是寻字的
- 字、位同时扩展:地址线增加,数据线增加
- 使用 8 个 16K*4 bit 的芯片组成 64K*8 bit 的存储器
image-20221103120054038
(左侧地址线,右侧数据线)